2D híbrido

Jul 07, 2023

Nature volume 618, páginas 57–62 (2023)Cite este artigo

16 mil acessos

9 citações

141 Altmétrico

Detalhes das métricas

Explorar as excelentes propriedades eletrônicas de materiais bidimensionais (2D) para fabricar circuitos eletrônicos avançados é um objetivo importante para a indústria de semicondutores . No entanto, a maioria dos estudos neste campo limitou-se à fabricação e caracterização de dispositivos isolados grandes (mais de 1 µm2) em substratos não funcionais de SiO2-Si. Alguns estudos integraram grafeno monocamada em microchips de silício como uma interconexão de grande área (mais de 500 µm2) e como um canal de transistores grandes (aproximadamente 16,5 µm2) (refs. 4,5), mas em todos os casos a densidade de integração foi baixa , nenhum cálculo foi demonstrado e a manipulação de materiais 2D de monocamada foi um desafio porque furos nativos e rachaduras durante a transferência aumentam a variabilidade e reduzem o rendimento. Aqui, apresentamos a fabricação de microchips híbridos 2D-CMOS de alta densidade de integração para aplicações memristivas - CMOS significa semicondutor de óxido metálico complementar. Transferimos uma folha de nitreto de boro hexagonal multicamadas para as interconexões de fim de linha de microchips de silício contendo transistores CMOS do nó de 180 nm e finalizamos os circuitos padronizando os eletrodos superiores e as interconexões. Os transistores CMOS fornecem excelente controle sobre as correntes nos memristores hexagonais de nitreto de boro, o que nos permite atingir resistências de aproximadamente 5 milhões de ciclos em memristores tão pequenos quanto 0,053 µm2. Demonstramos a computação na memória construindo portas lógicas e medindo sinais de plasticidade dependentes do tempo de pico que são adequados para a implementação de redes neurais de pico. O alto desempenho e o nível relativamente alto de prontidão tecnológica alcançado representam um avanço notável na integração de materiais 2D em produtos microeletrônicos e aplicações memristivas.

Nossos microchips de silício de 2 cm × 2 cm foram projetados por meio do software Synopsys e fabricados em um wafer de silício de 200 mm em uma sala limpa industrial usando um nó de tecnologia CMOS de 180 nm (Fig. 1a e Extended Data Fig. 1). Os circuitos fabricados neste estudo consistem em matrizes de barra transversal 5 × 5 de células de um transistor e um memristor (1T1M, Fig. 1b, c e Figura Complementar 1), embora alguns memristores autônomos e transistores CMOS tenham sido fabricados para referência (Complementar Figura 2). Os microchips foram projetados para integrar os memristores nas interconexões back-end-of-line (BEOL); isto é, eles terminaram na última camada de metalização (a quarta em nosso wafer) e foram deixados sem passivação. Assim, o óxido de silício cresce naturalmente nos wafers quando eles são extraídos da sala limpa industrial (Fig. 1d), que pode ser facilmente gravado para expor as vias de tungstênio (Fig. 1e e Fig. Complementar 3). Em seguida, uma folha de nitreto de boro hexagonal (h-BN) com aproximadamente 18 camadas de espessura (isto é, aproximadamente 6 nm), cultivada em um substrato de Cu por meio de deposição química de vapor (CVD), foi transferida para os microchips (Fig. 1f) usando um processo de baixa temperatura (Métodos). Finalmente, o h-BN nas almofadas de contato foi gravado, e eletrodos superiores feitos de materiais diferentes (isto é, Au-Ti, Au ou Ag) foram padronizados e depositados no h-BN para finalizar os circuitos (Fig. 1g) .

a, Fotografia dos microchips de 2 cm × 2 cm contendo o circuito CMOS. b, c, imagens de microscópio óptico de uma parte do microchip contendo uma matriz de barra transversal 5 × 5 de células 1T1 M, conforme recebido (b) e após a fabricação (c). O tamanho das almofadas quadradas é 50 μm × 50 μm. d – f, Mapas topográficos coletados com microscopia de força atômica das vias nas matrizes de barra transversal 5 × 5 nos wafers conforme recebidos (d), após gravação em óxido nativo (e) e após a transferência da folha h-BN (f ). g, Imagem de microscópio óptico de um conjunto de barras transversais 5 × 5 acabado de 1T1M, isto é, após transferência de h-BN e deposição dos eletrodos superiores. h, imagem de microscópio eletrônico de transmissão de varredura transversal anular de campo escuro de alto ângulo de uma célula 1T1M na matriz de barra transversal. A inserção, que tem 20 nm × 16 nm, mostra uma imagem TEM transversal do memristor Au – Ti – h-BN – W na via; a estrutura em camadas correta do h-BN pode ser vista. Barras de escala, d – f, 10 μm; g, 25 μm; h, 600 nm.